|
|
PDF BLAD14D125 Data sheet ( Hoja de datos )
| Número de pieza | BLAD14D125 | |
| Descripción | ADC | |
| Fabricantes | BELLING | |
| Logotipo |  |
|
Hay una vista previa y un enlace de descarga de BLAD14D125 (archivo pdf) en la parte inferior de esta página. Total 24 Páginas | ||
|
No Preview Available !
14位, 125 MSPS, 1.8 V
双通道模数转换器 (ADC)
BLAD14D125
特点
最高采样速率：125 MSPS
信噪比(SNR)：75.7dBc @ 10MHz and 125MSPS
无杂散动态范围(SFDR)：85dBc @ 10MHz and
125MSPS
中频采样频率可达 300MHz
1.8V 单电源供电
低功耗：760mW (125 MSPS)
1.8V CMOS输出
1至8整数时钟输入分频器
集成ADC时钟占空比稳定器
多芯片同步功能
可编程ADC内部基准电压源
灵活的模拟输入范围：1.0V峰峰值至2.0V峰峰值
节能的掉电模式
大于90dB的通道隔离度
串行端口控制
与AD9258系列引脚兼容
应用
通信
移动电话基站
通用软件无线电
宽带数据应用
超声设备
功能框图
图1
产品描述
BLAD14D125是一款14位、双通道、125 MSPS的模数转换器
(ADC)。旨在支持需要高性能、低成本、小尺寸且具多功能型
的通信应用。这款双通道ADC内核采用多级、差分流水线架构。
每个ADC均具有宽带宽、差分采样保持模拟输入放大器，支持
用户可选的各种输入范围。集成基准电压源可简化设计。占空
比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出
色的性能。SYNC输入允许多个芯片的同步。需要时，灵活的
掉电选项可以明显降低功耗。
ADC输出数据可以直接送至两个外部14位输出端口，这些输出
应设置为1.8 V CMOS。
设置与控制的编程利用三线式SPI兼容型串行接口来完成。
BLAD14D125采用64引脚QFN封装，额定温度范围为−40°C至
+85°C工业级温度范围。
1 page  
BLAD14D125
数字规格
除非另有说明，AVDD=1.8 V、DRVDD=1.8 V、最大采样速率、VIN=−1.0 dBFS差分输入、2 V峰峰满幅输入范围，DCS使
能。
表3
参数
差分时钟输入(CLK+, CLK-)
逻辑兼容
内部共模偏置
差分输入电压
输入电压范围
输入共模范围
高电平输入电流
低电平输入电流
输入电容
输入电阻
同步输入
逻辑兼容
内部偏置
输入电压范围
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
输入电阻
逻辑输入(CSB)
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
输入电阻
逻辑输入(SCLK/DFS)
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
输入电阻
逻辑输入(SDIO/DCS)
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
输入电阻
逻辑输入(OEB, PDWN)
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
温度 最小值
全
全
全 0.3
全 AGND
全 0.9
全 -91
全 -91
全
全
全
全
全 AGND
全 1.2
全 AGND
全 -100
全 -100
全
全
全 1.22
全0
全 -10
全 40
全
全
全 1.22
全0
全 -92
全 -10
全
全
全 1.22
全0
全 -10
全 38
全
全
全 1.22
全0
全 -90
全 -10
全
典型值
最大值
CMOS/LVDS/LVPECL
0.9
4
11
3.6
AVDD
1.4
91
91
CMOS
0.9
1
17
AVDD
AVDD
0.6
100
100
2.1
0.6
+10
132
2
26
2.1
0.6
-135
+10
2
26
2.1
0.6
+10
128
5
26
2.1
0.6
-134
+10
5
单位
V
Vp-p
V
V
μA
μA
pF
kΩ
V
V
V
V
μA
μA
pF
kΩ
V
V
μA
μA
pF
kΩ
V
V
μA
μA
pF
kΩ
V
V
μA
μA
pF
kΩ
V
V
μA
μA
pF
page 5 of 24
5 Page 
BLAD14D125
典型工作特性
除非另有说明，AVDD=1.8 V、DRVDD=1.8 V、额定采样速率、VIN=−1.0 dBFS差分输入、2 V峰峰满幅输入范围，DCS使
能。
BLAD14D125 (125MSPS)
00
125MSPS
125MSPS
10.1MHz @-1dBFS
140.1MHz @-1dBFS
-20
SNR =75.7dB (76.7dBFS)
-20
SNR =71.3dB (72.3dBFS)
SINAD =75.5dB (76.6dBFS)
SINAD =71dB (72dBFS)
-40
SFDR =90.5dBc (91.6dBFS)
-40
SFDR =84.4dBc (85.4dBFS)
-60 -60
-80 -80
-100 -100
-120
0
0
-20
-40
10 20 30 40 50
FREQUENCY (MHz)
图 4. BLAD14D125单音FFT(fIN = 10.1MHz)
60
125MSPS
30.1MHz @-1dBFS
SNR =75.1dB (76.1dBFS)
SINAD =74.5dB (75.5dBFS)
SFDR =83.1dBc (84.1dBFS)
-120
0
0
-20
-40
10 20 30 40 50
FREQUENCY (MHz)
图 7. BLAD14D125单音FFT(fIN = 140.1MHz)
125MSPS
200.1MHz @-1dBFS
SNR =69.3dB (70.3dBFS)
SINAD =69dB (70dBFS)
SFDR =81.8dBc (82.8dBFS)
60
-60 -60
-80 -80
-100 -100
-120
0
0
-20
-40
10 20 30 40 50
FREQUENCY (MHz)
图 5. BLAD14D125单音FFT(fIN = 30.1MHz)
125MSPS
70.1MHz @-1dBFS
SNR =74.2dB (75.3dBFS)
SINAD =74.1dB (75.2dBFS)
SFDR =91dBc (92dBFS)
60
-120
0
0
-20
-40
10 20 30 40 50
FREQUENCY (MHz)
图 8. BLAD14D125单音FFT(fIN = 200.1MHz)
60
125MSPS
28.1 MHz @ -7dBFS
32.1 MHz @ -7dBFS
SFDR =84dBc(91dBFS)
-60 -60
-80 -80
-100
-100
-120
0
10 20 30 40 50
FREQUENCY (MHz)
图 6. BLAD14D125单音FFT(fIN = 70.1MHz)
60
-120
0 10 20 30 40 50
FREQUENCY (MHz)
图 9. BLAD14D125双音FFT(fIN=28.1MHz与32.1MHz)
60
page 11 of 24
11 Page | ||
| Páginas | Total 24 Páginas | |
| PDF Descargar | [ Datasheet BLAD14D125.PDF ] | |
Hoja de datos destacado
| Número de pieza | Descripción | Fabricantes |
| BLAD14D125 | ADC | BELLING |
| Número de pieza | Descripción | Fabricantes |
| SLA6805M | High Voltage 3 phase Motor Driver IC. |
 Sanken |
| SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
 Analog Devices |
|
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
| DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |