|
|
Número de pieza | DAPDNA-2 | |
Descripción | Dynamically Reconfigurable Processor | |
Fabricantes | Fujitsu | |
Logotipo | ||
Hay una vista previa y un enlace de descarga de DAPDNA-2 (archivo pdf) en la parte inferior de esta página. Total 2 Páginas | ||
No Preview Available ! www.DataSheet4U.com
DAPDNA-2
Dynamically Reconfigurable Processor
■ DAPDNA Architecture
■ Dynamic Reconfiguration
The DAPDNA Dynamically Reconfigurable Processor is
configurable during run-time to instantly (in one clock)
provide the optimal hardware circuitry for application in
demand.
The DAPDNA-2's dynamic reconfiguration enables three
beneficial usage models.
➀ Multi-function
➁ Time-slice ➂ Algorithm evolution
The DAPDNA has a dual-core architecture, comprised of a
RISC core (the DAP) and a dynamically reconfigurable
matrix (the DNA).
This platform provides the processing performance of
hardware with the flexibility of software.
recoDnyfnigaumriaction
DAP (Digital Application Processor)
• High-performance RISC processor
• Controls the dynamic reconfiguration of the DNA
Dynamic
reconfiguration
recoDnyfnigaumriaction
Fig.2 Dynamic Reconfiguration usage
➀ Multi-function
DNA (Distributed Network Architecture)
• Dynamically reconfigurable
• Two-dimensional array of 376 Processing Elements (PEs)
• Allows arbitrary configuration of the degree of parallelism
and pipeline depth
DAPDNA Processor
DAP
Debug Interface
DNA
DNA Configuration memory
RISC
Core
Instruction
Cache
Data
Cache
PE Matrix
(376PEs)
High-speed Bus Switch
PCI
Interface
Peripherals
DDR-SDRAM
Interface
DMA
Controller
Each PE's function, as well as the
wiring among PEs, can be changed
dynamically in 1 clock cycle
PE Matrix
PE PE PE PE PE PE
PE PE PE PE PE PE PE
PE PE PE PE PE PE PE PE
PE PE PE PE PE PE PE PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE PE PE PE PE PE PE PE
PE PE PE PE PE PE PE PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE PE PE PE PE PE PE PE
PE PE PE PE PE PE PE PE
PE PE PE PE PE PE PE
PE PE PE PE PE PE
• Function can be selected and executed
according to changes in operating conditions
(e.g.different encoding methods in incoming
data)
➁ Time-slice
• Algorithms can be partitioned in time
• As soon as one processing task is completed,
the hardware immediately moves on to the
next task
➂ Algorithm evolution
• As algorithm evolves with time (as in the
case of virus definition for firewall), change
is incorporated dynamically into hardware
Fig.1 DAPDNA Architecture
1 page |
Páginas | Total 2 Páginas | |
PDF Descargar | [ Datasheet DAPDNA-2.PDF ] |
Número de pieza | Descripción | Fabricantes |
DAPDNA-2 | Dynamically Reconfigurable Processor | IPflex |
DAPDNA-2 | Dynamically Reconfigurable Processor | Fujitsu |
Número de pieza | Descripción | Fabricantes |
SLA6805M | High Voltage 3 phase Motor Driver IC. |
Sanken |
SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
Analog Devices |
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |