DataSheet.es    


PDF BL1302A67 Data sheet ( Hoja de datos )

Número de pieza BL1302A67
Descripción The serial interface chip codec filter
Fabricantes SHANGHAI BELLING　
Logotipo SHANGHAI BELLING Logotipo



Hay una vista previa y un enlace de descarga de BL1302A67 (archivo pdf) en la parte inferior de esta página.


Total 15 Páginas

No Preview Available ! BL1302A67 Hoja de datos, Descripción, Manual

www.DataSheet4U.com
BL1302A67/1302A67S
单片串行接口编译码器滤波器
一、概述
BL1302A67/BL1302A67S 由编码器，译码器，基准电压源，发送与接收滤波器,
时钟和控制电路, 串行 PCM 接口等组成。电路能完成符合 A 律的编译码/滤波功能，
与 TP3067 兼容。
电路按功能可分成发送和接收二大部分：
发送部分:发送的音频信号，首先进入一运放 ,调节其外接电阻，可控制运
放增益。其后经过一有源 RC 前置滤波器, 用以抑制甚高频噪声，完成限带功能。 继
而是带通滤波器，使总的通带在 0.2～3.4kHz 范围之内。然后经过采样、保持、模数
转换，并按 A 律进行编码,最后成为串行的 PCM 码输出。
接收部分：由扩展译码器和一个低通滤波器所组成。扩展译码器将 A 律的 PCM
码 恢 复 成 模 拟 信 号 。 低 通 滤 波 器 校 正 译 码 输 出 的 sinx/x 响 应 ， 抑 制 掉
3.4kHz 以 上 的 信 号 。 接 收 部 分 的 输 出 有 功 率 放 大 器 ， 提 供 推 挽 式
平衡输出驱动能力。
器件工作需要如下时钟:发送和接收的主时钟；与主时钟同步的收发位时钟，
其频率范围是 64kHz～2.048MHz；以及收和发的帧同步脉冲。
二、电路特点
• 本电路是一个完整的编译码加滤波器的系统(COMBO), 它包括：
a.发送高通和低通滤波器
b.带有 sinx/x 校正的接收低通滤波器
c.有源 RC 噪声滤波器
d. A 律压扩编译码器
e.内部精密参考电压源
f.串行的输入/输出接口
g.内部自动校零
h. 接收部分的输出是推挽式功率放大器
• 20 脚双列直插 或 SOP 塑料封装
• 满足 ITU 规范的相关要求
• ± 5V 的工作电压
• 低功耗 工作时典型为 60mW
卸电状态为 3mW
• 能自动进入卸电状态
• 与 TTL 和 CMOS 电平兼容的数字接口
http://www.belling.com.cn
-1-
Total 15 Pages
8/28/2006
Wrote by 2006

1 page




BL1302A67 pdf
BL1302A67/1302A67S
施加位钟，而 BCLKR/CLKSEL 端用于为 1.536MHz,1.544MHz 或 2.048MHz 选择合适的内
部分频器。对于 1.544MHz 工作，器件自动补偿每帧的第 193 个时钟脉冲。
当 BCLKR/CLKSEL 端为固定电平时，BCLKx
将同时作为发送与接收的位钟。右表示出工作
频率与 BCLKR/CLKSEL 状态的对应关系。
BCLKx 与 BCLKR 可以从 64kHz 至 2.048MHz,两
者频率不一定相等，但必须与 MCLKx 同步。
表 主频的选择
B C L K R /C L K SE L
被选主频
C locked
2.048M H z
0 1.536M H z或1.544M H z
1 2.048M H z
每一 FSx 脉冲启动一编码周期，上一编码周期的 PCM 码在 BCLKx 的上沿从 Dx 端
移出。八个位钟周期后，三态 Dx 输出回到高阻态。在有 FSR 脉冲时，PCM 码在 BCLKx
(或 BCLKR，如果它是一个脉冲)的下沿经 DR 端锁存。FSx 和 FSR 必须与 MCLKx/R 同步。
3.短帧同步工作
器件可以用短帧同步或长帧同步脉冲。刚上电时，器件处于短帧方式。在此方式
下,帧 同步脉冲 FSx 和 FSR 必须为一个位钟周期长，定时关系见短帧定时图。在 FSx
为高电平期间有一 BCLKx 下沿，接着的 BCLKx 上沿将启动 Dx 输出缓冲器输出符号
位，随后的七个上沿输出剩下的七位，接着的下沿禁止 Dx 输出。在 FSR 为高电平期间
有一 BCLKR (或 BCLKx，如果 BCLKR 为恒定电平)下沿，接着的 BCLKR 下沿锁存符号位，
随后的七个下沿锁存余下的七位。
4.长帧同步工作
长帧方式下,帧同步脉冲 FSx 和 FSR 必须是三位以上位钟周期长，定时关系见长帧
定时图。器件根据发送帧同步脉冲 FSx 来判定使用的是长帧还是短帧脉冲。对于
64kHz 工作，帧同步脉冲必须至少有 160ns 的低电平。Dx 输出缓冲器为 FSx 的上沿或
BCLKx 的上沿(以后到者为准)所启动并输出符号位。随后的七个 BCLKx 上沿输出余下
的七位。Dx 输出为 BCLKx 的第八个上沿后的下沿或 FSx 的下沿(看谁后到)所禁止。
接收帧同步脉冲 FSR 的上沿将使 DR 端的 PCM 数据在接着的八个 BCLKR (或 BCLKx，如果
BCLKR 为恒定电平)下沿锁存。
5.半通道工作
除了通常的全通道工作方式，器件还可以工作在半通道工作方式下。保持 FSR 为
低电平，器件就进入发送半通道工作方式；DR 端的 PCM 数据不于理睬。保持 FSx 为低
电平，FSR 施加脉冲，器件进入接收半通道工作方式。在此方式下，发送电路的大部
分停止工作，Dx 和 TSX 输出保持高阻态。如果 MCLKR 为时钟，则 MCLKR 被用作内部主
钟。如果 MCLKR 不是时钟,则 MCLKx 被用作内部主钟,但此时须与 FSR 同步。如果 BCLKR
不是时钟,BCLKx 用作接收位钟。在接收半通道方式，FSR 的长度用于决定使用长帧还
是短帧定时方式。
6.工作方式的转换
工作方式转换如右图所示。不推荐使用全通道与接收半通道之间的转换与发送半
通道向接收半通道的转换。
http://www.belling.com.cn
-5-
Total 15 Pages
8/28/2006
Wrote by 2006

5 Page





BL1302A67 arduino
BL1302A67/1302A67S
(除非另有说明,Ta=0 OC～70 OC , VCC= 5V±5% , VBB= -5V±5% GND=0V, f=1.02kHz,
VIN=0dBm0，发送放大器连结成增益为 1，非反相的型式)
符号 参 数
条件
最小 典型 最大单位
振幅响应
绝对电平
额定的 0dBm0 电平是 4dBm
tMAX
GXA 发送增益
(绝对值)
(600Ω)0dBm0
最大过载电平(3.14dBm0)
TA=25 OC, VCC=5V, VBB= -5V
GSx 端输入电平=0dBm0
1.2276
2.492
Vrms
VPK
-0.25
0.25 dB
f=1020Hz
GXR 相对于 GXA
的发送增益
f=16Hz
50Hz
-40 dB
-30 dB
60Hz
-26 dB
200Hz
-1.8
-0.1 dB
300Hz -- 3000Hz
-0.15
0.15 dB
3300Hz
-0.35
0.05 dB
3400Hz
-0.7
0 dB
4000Hz
-14 dB
4600 及以上
-32 dB
测试响应从 0～4000Hz
GXAT 绝对发送增益随温度 相对于 GXA
的变化
-0.1
0.1 dB
GXAV 绝对发送增益随电 相对于 GXA
源电压的变化
-0.05
0.05 dB
GXRL 发送增益随
电平的变化
正弦测试法
参考电平 = -10dBm0
VFxI+ = -40dBm0～ 3dBm0
VFxI+ = -50dBm0～ -40dBm0
-0.2
-0.4
0.2 dB
0.4 dB
VFxI+ = -55dBm0～ -50dBm0 -1.2
1.2 dB
GRA 绝对接收增益
TA= 25 O C,VCC =5V,VB B= -5V
输入:数字码序列 1020Hz 的
-0.25
0.25 dB
0dBm0 信号
GRR 相对于 GRA 的
接收增益
f = 0～3000Hz,
f = 3300Hz
-0.15
-0.35
0.15 dB
0.05 dB
f = 3400Hz
-0.7
0 dB
f = 4000Hz
-14 dB
GRAT 绝对接收增益
随温度的变化
相对于 GRA
-0.1
0.1 dB
GRAV 绝对接收增益随电 相对于 GRA
源电压的变化
-0.05
0.05 dB
http://www.belling.com.cn
- 11 -
Total 15 Pages
8/28/2006
Wrote by 2006

11 Page







PáginasTotal 15 Páginas
PDF Descargar[ Datasheet BL1302A67.PDF ]




Hoja de datos destacado

Número de piezaDescripciónFabricantes
BL1302A67The serial interface chip codec filterSHANGHAI BELLING
SHANGHAI BELLING
BL1302A67SThe serial interface chip codec filterSHANGHAI BELLING
SHANGHAI BELLING

Número de piezaDescripciónFabricantes
SLA6805M

High Voltage 3 phase Motor Driver IC.

 Sanken
Sanken
SDC1742

12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters.

 Analog Devices
Analog Devices


DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares,
permitiéndote verlos en linea o descargarlos en PDF.


DataSheet.es    |   2020   |  Privacy Policy  |  Contacto  |  Buscar