DataSheet.es    


PDF ZL50409 Data sheet ( Hoja de datos )

Número de pieza ZL50409
Descripción Managed 9-Port 10/100M Ethernet Switch
Fabricantes Zarlink Semiconductor Inc　
Logotipo Zarlink Semiconductor Inc Logotipo



Hay una vista previa y un enlace de descarga de ZL50409 (archivo pdf) en la parte inferior de esta página.


Total 30 Páginas

No Preview Available ! ZL50409 Hoja de datos, Descripción, Manual

ZL50409
Managed 9-Port 10/100M Ethernet Switch
Data Sheet
Features
• Integrated Single-Chip 10/100 Ethernet Switch
• Eight 10/100 Mbps auto-negotiating Fast
Ethernet (FE) ports with RMII, MII, GPSI,
Reverse MII & Reverse GPSI interface options
• One 10/100 Mbps auto-negotiating port with
MII interface option, that can be used as a
WAN uplink or as a 9th port
• a 10/100 Mbps Fast Ethernet (FE) CPU port
with Reverse MII interface option
• Embedded 2 Mbits (256 KBytes) internal memory
• supports up to 4 K byte frames
• L2 switching
• MAC address self learning, up to 4 K MAC
addresses using internal table
• Supports IP Multicast with IGMP snooping, up
to 4 K IP Multicast groups
• Supports the following spanning standards
- IEEE 802.1D spanning tree
- IEEE 802.1w rapid spanning tree
• Supports Ethernet multicasting and
broadcasting and flooding control
• VLAN Support
• Supports port-based VLAN and tagged-based
VLAN (IEEE 802.1Q), up to 4 K VLANs
November 2004
Ordering Information
ZL50409GDC
208 Pin LBGA
-40°C to +85°C
• Supports both shared VLAN learning (SVL)
and independent VLAN learning (IVL)
• CPU access supports the following interface
options:
• 8/16-bit parallel and Serial+MII interface in
managed mode
• Serial interface in lightly managed mode, or in
unmanaged mode with optional I2C EEPROM
interface
• Failover Features
• Rapid link failure detection using
hardware-generated heartbeat packets
• link failover in less than 50 ms
• Rate Control (both ingress and egress)
• Bandwidth rationing, Bandwidth on demand,
SLA (Service Level Agreement)
8/16-bit
or
C Serial
P
U
MII
I2C
EEPROM
ZL50409
9-Port 10/100M
Ethernet Switch
MII 10/100
PHY
RMII / MII / GPSI
Quad
10/100
PHY
Quad
10/100
PHY
Figure 1 - System Block Diagram
1
Zarlink Semiconductor Inc.
Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.
Copyright 2003-2004, Zarlink Semiconductor Inc. All Rights Reserved.

1 page




ZL50409 pdf
ZL50409
Data Sheet
Table of Contents
5.8 Priority Classification Rule. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
5.9 Port Based VLAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
6.0 Frame Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.1 Data Forwarding Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.2 Frame Engine Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.2.1 FCB Manager. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.2.2 Rx Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.2.3 RxDMA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.2.4 TxQ Manager . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.2.5 Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
6.2.6 TxDMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
7.0 Quality of Service and Flow Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
7.1 Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
7.2 Two QoS Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
7.2.1 Strict Priority. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
7.2.2 Weighted Fair Queuing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
7.3 WRED Drop Threshold Management Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
7.4 Shaper . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
7.5 Rate Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
7.6 Buffer Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
7.6.1 Dropping When Buffers Are Scarce . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
7.7 Flow Control Basics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
7.7.1 Unicast Flow Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
7.7.2 Multicast Flow Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
7.8 Mapping to IETF Diffserv Classes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
7.9 Failover Backplane Feature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
8.0 Port Trunking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
8.1 Features and Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
8.2 Unicast Packet Forwarding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
8.3 Multicast Packet Forwarding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
9.0 Traffic Mirroring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
9.1 Mirroring Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
9.2 Using port mirroring for loop back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
10.0 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1 Clock Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1.1 System Clock (SCLK) speed requirement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1.2 RMAC Reference Clock (M_CLK) speed requirement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1.3 MMAC Reference Clock (REF_CLK) speed requirement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1.4 JTAG Test Clock (TCK) speed requirements. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.2 Clock Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.2.1 MDC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.2.2 SCL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.2.3 Ethernet Interface Clocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
11.0 Hardware Statistics Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
11.1 Hardware Statistics Counters List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
11.2 IEEE 802.3 HUB Management (RFC 1516) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
11.2.1 Event Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
11.2.1.1 ReadableOctet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
11.2.1.2 ReadableFrame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
11.2.1.3 FCSErrors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
11.2.1.4 AlignmentErrors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
5
Zarlink Semiconductor Inc.

5 Page





ZL50409 arduino
ZL50409
Data Sheet
1.0 BGA and Ball Signal Descriptions
1.1 BGA Views (Top-View)
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
A SCLK
P_CS#
P_RD#
P_WE
#
B P_INT
#
P_A0
P_A1
P_A2
C RESET TSTO
OUT#
UT1
TSTO
UT3
TSTO
UT5
D RESIN TSTO
# UT0
TSTO
UT2
TSTO
UT4
E M2_C
OL
M0_C
OL
M1_C
OL
3.3V
P_DAT
A1
P_DAT
A0
TSTO
UT6
3.3V
P_DAT
A3
P_DAT
A5
P_DAT
A2
P_DAT
A4
TSTO
UT7
TSTO
UT9
SCAN_
EN
TSTO
UT8
P_DAT
A7
P_DAT
A6
TSTO
UT11
TSTO
UT10
P_DAT
A9
P_DAT
A8
TSTO
UT12
1.8V
P_DAT
A11
P_DAT
A10
TSTO
UT14
TSTO
UT13
P_DAT
A13
P_DAT
A12
TSTO
UT15
TDO
P_DAT
A15
P_DAT
A14
TRST#
3.3V
REF_C
LK
TCK
TDI
RSVD
3.3V
RSVD
TMS
RSVD
RSVD
RSVD
M9_M
TXCLK
RSVD
M9_C
RS
M9_RX
DV
RSVD
M9_TX
EN
M9_RX
CK
M9_C
OL
RSVD
RSVD
A
B
C
D
E
F M_MD M_MDI M0_RX M0_RX
C O D2 D3
M9_RX
D2
M9_RX
D3
RSVD
RSVD
F
G M0_RX M0_RX M0_RX M0_TX
D0 D1 CK D3
GND
GND
GND
GND
M9_RX
D0
M9_RX
D1
M9_TX
D2
M9_TX
D3
G
H M0_C
RS
M0_TX
EN
M0_TX
D2
1.8V
GND
GND
GND
GND
1.8V
M7_C
OL
M9_TX
D0
M9_TX
D1
H
J M0_TX M0_TX M0_TX M1_RX
D0 D1 CK D3
GND
GND
GND
GND
M7_TX
D3
M7_TX
CK
M7_TX
D1
M7_TX
D0
J
K M1_RX M1_RX M1_RX M1_RX
D0 D1 D2 CK
GND
GND
GND
GND
M7_TX
D2
M7_RX
D2
M7_TX
EN
M7_C
RS
K
L M1_C
RS
M1_TX
EN
M1_TX
D2
M1_TX
D3
M7_RX
D3
M7_RX
CK
M7_RX
D1
M7_RX
D0
L
M M1_TX M1_TX M1_TX 3.3V
D0 D1 CK
3.3V
M6_C
OL
M5_C
OL
M4_C
OL
M
N M2_RX M2_TX M2_TX M3_RX 3.3V
D3 CK D3 D3
M3_TX
D3
1.8V
M4_RX
D3
M4_TX
CK
M4_TX
D3
M5_RX
D3
M5_TX
CK
M5_TX
D3
M6_RX
D3
M6_TX
CK
M6_TX
D3
N
P M2_RX M2_RX M2_TX M3_RX M3_RX M3_TX M3_C
D2 CK D2 D2 CK D2 OL
M4_RX
D2
M4_RX
CK
M4_TX
D2
M5_RX
D2
M5_RX
CK
M5_TX
D2
M6_RX
D2
M6_RX
CK
M6_TX
D2
P
R M2_RX M2_TX M2_TX M3_RX M3_TX M3_TX M_CLK M4_RX M4_TX M4_TX M5_RX M5_TX M5_TX M6_RX M6_TX M6_TX R
D1 EN D1 D1 EN D1
D1 EN D1 D1 EN D1 D1 EN D1
T M2_RX M2_C
D0 RS
M2_TX
D0
M3_RX
D0
M3_C
RS
M3_TX
D0
M3_TX
CK
M4_RX
D0
M4_C
RS
M4_TX
D0
M5_RX
D0
M5_C
RS
M5_TX
D0
M6_RX
D0
M6_C
RS
M6_TX
D0
T
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
1.2 Power and Ground Distribution
G7-10, H7-10, J7-10, K7-10
D5, D12, E4, E13, M4, M13,
N5
D9, H4, H13, N7
GND
3.3V
1.8V
VSS
VCC
VDD
Ground
I/O Power
Core Power
11
Zarlink Semiconductor Inc.

11 Page







PáginasTotal 30 Páginas
PDF Descargar[ Datasheet ZL50409.PDF ]




Hoja de datos destacado

Número de piezaDescripciónFabricantes
ZL50400Lightly Managed/Unmanaged 9-Port 10/100 M Ethernet SwitchZarlink Semiconductor
Zarlink Semiconductor
ZL50402Managed 2 - Port 10/100 M + 1 - Port 10/100/1000 M Ethernet SwitchZarlink Semiconductor
Zarlink Semiconductor
ZL50404Lightly Managed/Unmanaged 5-Port 10/100 M Ethernet SwitchZarlink Semiconductor
Zarlink Semiconductor
ZL50405Managed5-Port 10/100 M Ethernet SwitchZarlink Semiconductor
Zarlink Semiconductor

Número de piezaDescripciónFabricantes
SLA6805M

High Voltage 3 phase Motor Driver IC.

 Sanken
Sanken
SDC1742

12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters.

 Analog Devices
Analog Devices


DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares,
permitiéndote verlos en linea o descargarlos en PDF.


DataSheet.es    |   2020   |  Privacy Policy  |  Contacto  |  Buscar